PCT

WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification 5:	A1	(1:	1) International Publication Number:	WO 93/20498	
G06F 1/32		(43	3) International Publication Date:	14 October 1993 (14.10.93)	
(21) International Application Number: PCT/JE (22) International Filing Date: 30 March 1993			(81) Designated States: JP, KR, Eu DE, DK, ES, FR, GB, GR SE).	ropean patent (AT, BE, CH, , IE, IT, LU, MC, NL, PT,	
(30) Priority data: 07/860,717 31 March 1992 (31.03.92)	US	Published With international search rep	ort.	
(71) Applicant: SEIKO EPSON CORPORATION [JP Nishi-Shinjuku 2-chome, Shinjuku-ku, Tokyo 1	/JP]; 4 163 (JP	 -1,).			
(72) Inventor: LIN, Chong-Ming; 1763 Park Lane, S CA 94087 (US).	unnyva	ıle,			
(74) Agents: SUZUKI, Kisaburo et al.; Seiko Epson tion, 4-1, Nishi-Shinjuku 2-chome, Shinjuku-k 163 (JP).	Corpo u, Tok	ra- .yo		, 	
(54) Title: SEI ECTIVE DOWED DOWN FOR INC.					

(54) Title: SELECTIVE POWER-DOWN FOR HIGH PERFORMANCE CPU/SYSTEM

(57) Abstract

A microelectronic device according to the present invention is made up of two or more functional units, which are all disposed on a single chip, or die. The present invention works on the strategy that all of the functional units on the die are not, and do not need to be operational at a given time in the execution of a computer program that is controlling the microelectronic device. The present invention on a very rapid basis (typically a half clock cycle), therefore, turns on and off the functional units of the microelectronic device in accordance with the requirements of the program being executed. This power down can be achieved by one of three techniques: turning off clock inputs to the functional units, interrupting the supply of power to the functional units, or deactivating input signals to the functional units. The operation of the present invention results in a very significant reduction in power consumption and corresponding heat dissipation by the microelectronic device as compared to the conventional approach of keeping all functional units operational all of the time.

JEST AVAILABLE COP

(19)日本国特許庁(JP)

(12) 公表特許公報(A)

(11)特許出願公表番号

特表平7-505244

第6部門第3区分

(43)公表日 平成7年(1995)6月8日

審査請求 未請求 予備審査請求 有 (全 13 頁)

(21)出願番号 特顯平5-517307 (86) (22)出願日 平成5年(1993) 3月30日

(85) 翻訳文提出日 平成 6 年(1994) 9 月28日

(86)国際出願番号 PCT/JP93/00418

(87)国際公開番号 WO93/20498 (87)国際公開日 平成5年(1993)10月14日

(31)優先権主張番号 8 6 0 , 7 1 7 (32)優先日 1992年 3 月31日 (33)優先権主張国 米国(US)

(81)指定国 EP(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M

C. NL. PT, SE), JP, KR

(71)出願人 セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 リン チョン ミン

アメリカ合衆国 94087 カリフォルニア 州 サニーペイル, ラークレーン 1763

(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 高性能 C P U/システム用の選択的パワーダウン

(57)【要約】

本発明によるマイクロエレクトロニック装置は二個以 上の機能ユニットで構成され、これらの機能ユニットは 単一のチップすなわちダイ上に形成されている。本発明 は、マイクロエレクトロニック装置を制御するコンピュ ータ・プログラムの実行に於いて、全ての機能ユニット が同時に動作することはなく、またそれらが同時に動作 する必要もない、という着想に基づいている。従って、 本発明は、実行中のプログラムの要請に従って、非常に 高速に (クロックサイクルの半分で) 各機能ユニットを つけたり消したりさせるものである。このパワーダウン は三つの手法で可能である。すなわち、機能ユニットへ のクロック入力をオフにする手法、機能ユニットへの電 源を中断させる方法、及び機能ユニットへの入力信号を 停止させる手法である。本発明の作用により、従来の全 ての機能ユニットを常時オンにして置く手法に比較し、 マイクロエレクトロニック装置の電力消費量が著しく改 善され、それに応じて発熱量も低下する。

雄泉の駅用

- 1. マイクロエレクトロニックス装置の電力消費と発熱を減少させるシステム であって、前記マイクロエレクトロニックス装置がクロック部で生成されたク ロック信号で刺動される少なくとも二つの機能ユニットを含み、前記システムが
 - (a) ソースコードをマシンコードに翻訳し、且つマシンコード命令の実行 に関連してオペレーションを行なうために各機能ユニットを使用する 必要性を、事前に選択されたサイクルに基づいて初別する、コンパイ ラ手段と、
 - (b) 機能ユニットおよびクロック部に結合され、マシンコードと通信し、 朝尼の事前に選択されたサイクルごとのクロック信号が、マシンコードの実行に関してのオペレーションを実行するのに必要である機能ユニットにのみ供給されるように、クロックサイクルの供給を制御する 位間手段

とで構成されることを特徴とするシステム。

- マイクロエレクトロニックス装置の電力消費と発熱を減少させるシステムであって、前記システムが。
 - (a) システムクロック国号を生成するクロック手段と、
 - (b) マシンコード命令のソースと、
 - (c) 前記マシンコード命令の第一グループを実行する第一雑能ユニットと、
 - (d) 前記マシンコード命令の第二グループを実行する第二機能ユニットと、
 - (e) 削除的記算一機能ユニットが打記算一グループのマシンコード命令を実行している時と考しく重なる期間にのみ、抑起システムクロック信号が解記第一機能ユニットに供給されるようにさせる論理手段であって、附記第二機能ユニットが耐記第二グループのマシンコード命令を実行している時と考しく重なる期間にのみ、耐記システムクロック信号が耐記第二機能ユニットに供給されるようにさせる論理手段、

とで構成されていることを特徴とするシステム。

機能ユニットへの電力の供給を制御する論理手段であって、前記の事 前に選択されたサイクルに基づく電力が、前記マンンコードの実行に 関連してオペレーションを実行するのに必要な各機能ユニットにのみ 供給されるような論理手段、

とで構成されることを特徴とするシステム。

- 5. 特許請求の範囲第4項記載のシステムにおいて、前記検査手段が、ソースコードを前記論理手段で解釈可能なマシンコードに翻訳するコンパイラ手段で構成されていることを特徴とする前記システム。
- 6. 特許請求の範囲第4項記載のシステムにおいて、前記被査手段が、命令を 直ちに解説し、解説された情報を前配論理手段に供給する命令デコーダ部で構成 まれることを特徴とするシステム。
- 7. マイクロエレクトロニックス装置の電力消費と発熱を減少させるシステム であって、前記マイクロエレクトロニックス装置がそれぞれの入力信号を受信す る少なくとも二つの機能ユニットを含み、前記システムが、
 - (a) マシンコード命令の実行に間違してオペレーションを実行するために 各機能ユニットの使用の必要性を事前に選択されたサイクルに基づい て利別する検査手段と、
 - (b) 阿紀検査手段と、該当するそれぞれの人力信号と、該マシンコード命令の実行に関連してオペレーションを実行するために必要な各機能ユニットに結合されている、一個以上の人力スイッチと、
 - (c) 的記検者手段、該当する必要な機能ユニット、および前記の一個以上の入力スイッチに結合され、該マシンコードと通信する論理手段であって、該当する必要な機能ユニットに対してのそれぞれの入力信号の起動と停止を制御し、且つマシンコードの実行に関連してすペレーションを実行するのに必要な各機能ユニットが耐記の、事前に選択されたサイクルに基づいてのみ実行するように起動されるような論理手

- 3. マイクロエレクトロニックス装置の、少なくとも二つの機能ユニットの各 ユニットへのシステムクロック信号の供給を制御するシステムであって、前記システムがマンンコード命令の流れに応答し、
 - (a) 前記機能ユニットの内どの機能ユニットがマシンコード命令を実行するかを初別するために、マシンコード命令の実行以前、事前に選択されたシステムクロックサイクル分詞に、各マシンコード命令を検査する検査手段と、
 - (b) 前紀検査手段に結合された第一論理手段であって、前紀の変行以前に、 且つ事前に選択された量のシステムクロックサイクル前に、該当する マンンコード命令を実行する前紀の機能ユニットに前紀システムク ロックを供給する、第一論理手段と、
 - (c) 初記検査手段および前記第一論理手段に結合された第二論理手段であって、前記の実行によって必要とされる期間の間のみ該当するマシンコード命令を実行する前記の機能ユニットに、前記システムクロックを供給させ、新くして前記マイクロエレクトロニックス装置の紹力指揮と発集を減少させる。第二論理手段。

とで構成されていることを特徴とするシステム。

- 4. マイクロエレクトロニックス装置の電力消費と発熱を減少させるシステム であって、約記マイクロエレクトロニックス装置が、スイッチ的に電源に結合さ れている少なくとも二つの雑飲ユニットを含み、終記システムが
 - (a) マシンコード命令の実行に関連して、オペレーションを実行する各級 能ユニットの使用の必要性を事前に選択されたサイクルに基づいて判別する検査手段と、
 - (b) 前記検査手段と、電源と、マシンコード命令の実行に関連してオペレーションを実行するのに必要な各機能ユニットに結合されている、一個以上の電源スイッチと、
 - (c) 前記検査手段、該当する必要な最能ユニット、及び前記の一個以上の 電源スイッチに結合され、マシンコードと通信し、該電源から必要な

£₽.

とで構成されることを特徴とする前記システム。

- 8. 特許請求の範囲第7項記載ののシステムにおいて、前記機畫手段が、ソースコードを前記論理手段で解釈可能なマシンコードに翻訳するコンパイラ手段で 構成されていることを特徴とする前記システム。
- 9. 特許請求の範囲第7項記載のシステムにおいて、前記検査手段が、命令を 値ちに解説し、解説された情報を耐配論理手段に供給する命令デコーダ郎で構成 されていることを特徴とする前記システム。
- 10. マンンコード合令の流れの中から一つのマンンコード合令を実行すること に関連して、概能ユニットがオペレーションを実行する必要がある場合にのみそ の機能ユニットに電流を流れさせることによって、複数の機能ユニットを含むマ イクロエレクトロニックス数量の電力消費と発熱を減少させる方法であって、所 かる方法が
 - (1) 各マシン命令を実行するためにどの機能ユニットが必要になるかをマンン命令方式によるマシン命令に基づいて利別するために、マシンコード命令の流れを評価するステップと、
 - (2) 実行以前の、事前に選ばれたサイクル時間の長さで、該オペレーションを実行するそれらの機能ユニットに電力を供給するステップと、
 - (3) 前記のマシン命令の実行に必要な期間だけ、ステップ (2) に従って 電力の最終を最終するステップと、
 - (4) 各マシンコード命令ごとにステップ (1)-(3)を繰り返し、斯くして マイクロエレクトロニックス装置の電力消費と発熱を減少させ るステップ、

とで構成されていることを特徴とする窮記方法。

11. 特許請求の範囲第10項に記載の方法において、電力を供給するステップ (2)

および (3)が機能ユニットに電源電圧を供給するステップで構成されていること を検徴とする紅記方法。

12. 特許請求の範囲第10項に記載の方法において、電力を供給するステップ (2) および (3) が概能ユニットの入力を変化させるステップで構成されていることを特徴とする抑記方法。

13. 特許請求の顧問第10項に記載の方法において、電力を供給するステップ (2) および (3) が機能ユニットにシステムクロック信号を供給するステップで構成されていることを特徴とする解記方法。

高速も考えられている)ものである。

どのような製造技術が利用されたかという点とは無関係に、周知の如く、高クロックレートおよび多数のアクティブ・デバイスにより、マイクロエレクトロニック装置のダイの実際の寸法に比し、大きな発熱の問題が生じるのである。例えば、百万個のアクティブ・デバイスを含む代表的なダイは 15 mm 角のダイで作成され、 132 以上のピンアクトを必要とする。新かるマイクロエレクトロニック装置は 1 マイクロン (aem) CMOS 技術では 30 MHz のシステムクロック連度で作動し得るものである。

ダイは適切なハウジングまたはパッケージに恒久的に収められてなくては ならないが、所かるハウジングまたはパッケージは、ピンアウト、環境保護、物 理的な保護の他に、デバイスの故障の防止のために十分な発熱処理能力を持つも のでなければならない。

通常の動作に於いて上記のマイクロエレクトロニック装置一個当たり、5万至10 ファトの処理を要する発熱が生じることは希でない。その結果、熱のシンクの措置なしには、新かるマイクロエレクトロニック装置のダイの複合品度はセラミックパッケージで、そして商業用環境温度許容範囲の上限近くである例氏 70度では、 摂氏100度に達することがある。更に、紀元 2000年までに出現が予想される、一個のダイ当たり1 億個のアクティブデバイスを含む、更に強力な、新しい世代のマイクロエレクトロニック装置の発熱処理要求に比べれば5万至10ファトの発熱量はものの数にもならないのである。 存来のダイの寸法は25mm 角になるであろうと予想される。

多量の発熱に対処するためのパッケージ作成の方策が開発されてきた。全ての方策に於いて、マイクロエレクトロニック装置を物理的な故障及び性能の劣化から保護するために、不要な熱を迅速に引き出すためのヒートシンクまたは熱グリース接置が取られている。通常のヒートシンク以外に、空気などのガス、あるいは水、フレオン、または更に効率の良い冷却耐などの液体が使用されるが、ヒートシンク手法は物理的なサイズの増大、コストの増加、機械的複雑さの増加、及びパッケージとしてのマイクロエレクトロニック装置の重量の増加を置す。更に、発熱処理(すなわち熱吃力)の必要上、パッケージ当たりのダイの寸法に自

班組金 高姓畝 CPU/システム用の選択的パワーダウン

防薬出産の引用

下記の出版は同一承拠人の出廊に係る、同時係属中の出願特許である。

- 「スーパースカラ RISC 命令スケジューリング」、出顧委号 07/850,719号 (代理人整理委号 SP035)
- 「ハードウェア・エミュレーション・アクセレレータ及び方法」、出職 番号 07/831,272号 (代理人整理番号 SP046)上記出願特許の勘示は参考文献として本出願に組み込まれているものとする。

発用の登録

1. 度量上の利用分野

本発明は一般に単一のマイクロエレクトロニック装置による発熱及び電力 消費を削減させるシステム及び方法に関するものであり、特に、新かるマイクロエレクトロニック装置による電力消費の動的な制御及び、その結果として新かる マイクロエレクトロニック装置に必要とされる発熱熱震に関するものである。

2. 関連技術

マイクロエレクトロニック装置(半導体デバイス、半導体チップ、または 果種回路とも呼ばれる)の発熱処理はその設計、製造、及び使用上重要な問題で ある。これは典型的には百万個以上のトランジスタ(アクティブとパッシブ)が 一つの半導体ダイに集積された超乗視回路 (VLSI) および超超集積回路 (ULSI) デバイスに於いて弊に重要な問題である。アクティブなデバイスは必要なシステ ムの機能性と実行速度を可能とするために通常非常な高速で作動する(クロック で駆動され)(25 MHz と 33 MHz は今や普通で、例えば 250 MHz 以上の非常な

ずから上限が生ずるのである。

発熱処理要求の代表的なものは 50 MHz のクロック速度で動作する通常のマイクロプロセッサで、それは通常の動作で 5 ワットの発熱を生じる。この発 熱処理のために特別なヒートシンクが設置されている。

エレクトロニックス上の絶えざる動向は、より小さく、より軽量なコン ビュータ製品の製造を目指してのマイクロエレクトロニック装置のサイズ削減で ある。この微小化の傾向は更に違み、毎年劇的なサイズの削減が起こるのである。

発熱処理の要請はしかしてらエレクトロニック及びコンピュータ装置の像小化の過程に於いて障害となる。換言すれば、マイクロエレクトロニック装置からの発熱を取り除かなければならない物理学上の要請により、達成し得るエレクトロニック及びコンピュータ装置のサイズ及び重量をどこ迄削減し得るか、について目ずから限度が生ずるのである。そして、これはマイクロエレクトロニック装置の寿命にも間違する問題である。例えば、ソリドステート・レーザーの寿命がLED の寿命より短いのは、小面機に於ける熱の密度が原因である。

エレクトロニックスでの更なる顧客な動向は、エレクトロニック及びコンピュータ装置に於ける機能及び特性の増加と、それに伴う応答時間の短縮である。これは更に複雑で強力なマイクロエレクトロニック装置の使用により達成されるもので、ダイー値当たりのアクティブ・デバイスの最積度の向上の結果である。併し、ダイ上に更に多数のアクティブ・デバイスを形成するには、発熱処理の必要の増加が伴ない、従って、達成し得るマイクロエレクトロニック装置パッケージのサイズ削減に自ずから限度が生じる。例えば、DECのアルファ CMOS テップでは、電源電圧を低下させても 200 Motz で 30 ワットもの発熱があるという。

その計算能力、機能、および特性に比し、マイクロエレクトロニック装置の物理的サイズの劇的な別談は、ラップトップ、ノートブック、パームトップ等と呼ばれる非常に小型のパソコンを生むに至った。これは、現行の、強力な機能と特性を持つコンピュータのサイズ略小の典型的な例である。

386SXマイクロプロセッサ内蔵の、代表的携帯用コンピュータの寸法は 30 センチ x 40 センチで、その重量は 6.7キロであり、そのうち 450 グラムは充 電可能な電池の重量である。今日の代表的な、386SXL 型マイクロプロセッチ内 展ラップトップ・コンピュータの寸法は 20 x 27 x 5 センチで、その重量は 2 乃至 3 キロである。このうち約200グラムが充電可能な電池の重量である。

斯かるノートブックコンピュータ(及びラップトップあるいはパームトップコンピュータ)の重要な制約事項の一つはその機械の駆動に必要な配池である。 電池は使用者の要求を満たすためにコンピュータを長時間に渡って駆動するのに 十分な電力を供給するものでなければならない。現在のノートブックコンピュー タの代表的な駆動範囲は一回の充電ごとに3万至4時間である。

重量とサイズの点で、電池はコンピュータ・システムの最大の部品の一つである。使用者にとって、必要なコンピュータ操作が十分な時間行なえるように電池の電力容量が十分に大きいものであることは極めて重要である。併し、この操作性の必要から、コンピュータ・システム全体のサイズが増加するのである。その理由は、これらの優請を満たすために電池の物理的サイズを拡大させる必要があるからである。

故に、所定のサイズと重量当たり更に効率の良い電池を開発するために多 大な研究開発の努力が為されている。その目的は、所定のサイズとスペース当た りより多くの電力とより長時間の操作を可能ならしめるために、充電容量の面に 於いて電池技術の向上を図ることである。その結果、電池を使用するコンピュー タ・システムのサイズの削減につながるものである。

電池のサイズ削減以外に、電力消費の点でコンピュータ・システムの性能 を向上させる努力が多々為されている。インテル社によって使用された従来の手 注の一つは、使用されていない関辺チップの電源を止めることである。これはイ ンテル 80386 テップセットで行なわれている手法である。周辺テップは非常に 電力を消耗するものである故に、使用されていない関辺チップの電源を止めるこ とによって電池の寿命が着しく向上するのである。

AMDの AM386DXL マイクロプロセッサで実施されている更なる手法では、 省載のためにクロック速度を下げることである(何えば 40-0 MHz より)。

上記に説明された如く、マイクロエレクトロニック袋屋の発熱及び電力消費量の格段なる向上が必要とされている。そしてこれはマイクロエレクトロニック袋屋がコンピュータ・システムで使用される時に、パッケージのサイズ及び復

るマレンコードに翻訳するコンパイラが使用されている。実行中、論理ユニットがマシンコードを評価し(即ち、解説または監視し)、コンパイラから得られた利用度情報に基づき、コンピュータ・プログラムの実行の各ステップに於いて、どの機能ユニットがブログラムの実行のために必要であるか、そして従ってどの機能ユニットがオンあるいはオフされるべきか、を判別するのである。例えば、非グラフィック・オペレーションの実行中はグラフィック・ユニットの駆動は必要でないかも知れないのである。同じく、通常のワークステーションでは浮動小数ユニット(FPU)は実行時間の 20% 乃至 30%のみ動作するもので、その遊休期間中はオンである必要はない。キャッシュメモリユニットも本発明に基づく制御でコントロールし得るものである。

機能ユニットを何時つけたり消したりするか、を判別する目的で本発明で 採用されているもう一つの手法は、機能ユニットの実行とオペレーションを評価 (監視) するダイ上の論理ユニットを使用して行なわれる手法である。この監視 機能は次のオペレーション (送出された命令の実行及び遵廷を含む) の指示を生 成するもので、そのような指示を使用して本発明のオン/オフ オペレーションの 刺動が可能である。例えば、コンパクトな低コスト、オンチップ FPU では、高 突の可能性の故に、全てのユニットを同時に使用することは不可能である。FALU オペレーションの実行中、乗算器や除算器の動作は許可されない。従って、それ らのユニットへ供給される電力を止めても構わないのである。

実行中のコンピュータ・ブログラムの製鋼に応じて、本発明では機能ユニットのオン/オフのためにどのような適切な、事前に選択された時間量でも使用できる。必要ならば最大の発熱量及び電力消費量削減を得るためにオン/オフは1/2 フロックサイクルの速度でも構わないが、オン/オフの目的で他のクロックサイクルを使用することも可能である。更に他の方法として、選択された一個のブロックまたは複数のブロックに対して動力線をオン/オフする方法もある。

本発明では機能ユニットをオン/オフするための如何なる電子的手法をも意図するものである。 招補型金属酸化酸半導体 (CMOS) 回路では、好ましい手法は(I) オフにされている機能ユニットへのクロック信号を停止させるか、(2) オフにされている機能ユニットへの入力を変化させない、かのどちらかである。 ど

維性を削減し、マイクロエレクトロニック装置を電子的に駆動させる目的で電池 が使用される場合、システムの機作時間を増加するために特に切容な問題である。

発明の思約

本発明に関わるマイクロエレクトロニック後屋は二個以上の機能ユニットで様成され、それらの機能ユニットは全て一個のチップ、すなわちダイ上に形成されている。本発明はマイクロエレクトロニック装置を割割するコンピュータ・プログラムの実行に於いて、全ての機能ユニットが同時に動作することはなく、またそれらが同時に動作する必要もない、という着担に基づいているものである。従って、本発明は、実行中のプログラムの要請に従って、非常に高速に(通常クロックサイクルの半分で)各機能ユニットをつけたり消したりさせるものである。本発明の作用により、従来の全ての機能ユニットを常時オンにして置く手法に比較し、マイクロエレクトロニック装置の電力消費量が着しく改善され、それに応じて発熱量も低下するのである。

コンピュータ・プログラムの実行中全ての概能ユニットを常時オンにして 置く従来の標準的手法に比較し、本発明の、本明細書で説明される代表的実施例 では電力消費量と発熱量が 30% 削減されるのである。マイクロエレクトロニッ う装置のアーキテクテト及び実行されるコンピュータ・プログラムの程度によっ で、0% 乃至 50% の削減が達成し得るのである。スーパースカラ CPU に比して、 より多くのプロックがより頻繁に遊休状態にあるため、単一スカラ CPU に於け る削減度は低い。

機能ユニットが更に細かいプロックに分割されるならば、そしてスイッチングを行なうために必要な刺繍協理によるオーバーヘッドの増加が甚大なものではないと仮定するならば、更に多くのパーセントのユニットまたはプロックをオフとすることが可能である。

マイクロエレクトロニック装置の機能ユニットを何時つけたり消したりするか、を判別するために本発明では残つかの手法が採用されている。一つの手法では、ソースコードをマイクロエレクトロニック装置のオペレーションを創動す

ちらの手法でも、微能ユニットをオフにするという、所望の結果が得られる。後 に、機能ユニットはそれをオフにした手法の逆の手法を用いることによってオン にできるのである。

本発明は、状態変化が起こらない限り回路によって消費される電力は常に無であるというCMOSの特性を十分に利用しているが故に、CMOS回路に特に適用性のあるものである。コンピュータ・プログラムの実行中のある時点で使用されていない機能ユニットの状態変化を抑制することにより、本発明は目的とする発熱の減少及び電力消費量の削減を達成し得るものである。パワーベースをオン/オフする必要はなく、刺費用に占めるチップ面積も最小限で済むものである。

図面の簡単な説明

本発明の理解を容易にするために、本文と共に下記の図面を参照されたい。 図 1 は本発明に基づいて一個のダイ102上に製造されたマイクロエレクト ロニック装置100の代表的な機能ユニットを示すフロアーブランの高レベルブ ロック図である。

図 2 は本発明の高レベルオペレーションステップを示す高レベルフローチャートである。

図 3 は本発明に基づく機能ユニットの代表的オペレーションを示するつのトレースをグラフしたものである。

図 4 はゲート付き制御信号を持つシステムクロックを使用しての、概能 ユニットをオン/オフにする本発明の実施例を示すプロック図である。

図 5 は機能ユニットへの人力の状態を制御することによって機能ユニットをオン/オフにする本発明の変換例を示すブロック図である。

図 6 は各マシンコード命令のコンパイルと共に変貌情報402がコンパイラによって生成される、本発明の変施例を示すプロック図である。

図 7 は監視情報402が、命令解説ユニット及び、マシンコード命令によってオペレーションを行なう命令変行ユニットによって生成される、本発明の実施 例を示すブロック図である。 図 8 は本発明に従って最大の電力節約を達成するためにマシンコード命令を並び変えるために使用される最適化コンパイラの、本発明の実施例を示すプロック図である。

図 9 は本発明の実施例で使用される代表的マイクロエレクトロニック装置100を示すフロアープランの高レベルブロック図である。

図 10 は本発明に従ってラップトップまたはパームトップ・コンピュー タへ適用された電力最適化スキームを示すブロック図である。

発明の耳曲な形明

本発明はマイクロエレクトロニック装置を制御するコンピュータ・プログラムの実行の必要に応じて機能ユニットをオン/オフできるように、マイクロエレクトロニック装置の各種能ユニットに供給される電力を選択的に制御するシステム及び方法である。実行中のプログラム・ステップの要請に従った、機能ユニットのデイナミックなオン/オフ化により、機能ユニットの消費電力量が大幅に削減(10x~30x)され、その結果マイクロエレクトロニック装置の発熱量及び電力消費量の大幅な削減が達成される。本発明では、マイクロエレクトロニック装置の発熱及び電力消費量の大幅な削減を置す。従って、非常に望ましい結果として、ヒートシンクの必要性が削減され電池放電サイクルが長くなるのである。更に、パワーバス級の幅も縮小でき、その結果、VSLIチップでは面積が大幅に動約される。

図 1 は本発明に基づいた、代数的なマイクロエレクトロニック鉄圏のフロアープランである。図示される如く、参照番号100で一般的に示されるマイクロエレクトロニック装置には、例えばシリコンで作成されたダイ102が含まれ、それにはダイ102上に製造された電子回路のアーキテクチャを構成する種々の機能ユニットが形成されている。図示される如く、代表的実施例中のこれらの機能ユニットには次のものが含まれる:システムクロック104、中央処理装置 (CPU) 106、キャッシュ制御ユニット (CCU) 108、浮動小数ユニット (FPU) 110、整数ユニット (INT) 112、及びメモリ制御ユニット (MCU) 114である。図1に示され

タイムフレーム中、スイッチング能力が供給され、その結果、該当するマシンコード命令が機能ユニットに送出された時にこの機能ユニットが完全に機能できる。従って、この第二ステップに於いては、本発明で、該当する機能ユニットはマシンコード命令を実行するのに必要とされる充分前に起動され、その結果実行が行なわれるべき時に機能ユニットが完全に動作可能である。

CKPWRUP 用にはどのクロックサイクル量でも選択できる。本発明の好ましい実施例では、一個の 1/2 クロックサイクルが使用される。換含するならば、送出されたマンンコード命令の実行のために機能ユニットが必要とされる前、一個の1/2クロックサイクル内で、機能ユニットが起動される。従って、マンンコード命令の実行のために必要とされる寸削まで機能ユニットはオフ状態すなわち「待機」モードの状態(すなわち、電力消費量ゼロの、「無」人力状態をいう)にある。

第三ステップあるいはブロック 206 に於いて、本発明では、事前に選択されたクロックサイクル期間(便宜上クロックパワーオン CKPWRON と呼ぶ)中、機能ユニットにスイッチング能力が腐敗的に供給される。 CKPWRON は送出されたマシンコード命令の実行のために機能ユニットが要する時間(クロックサイクル数)である。所かるものとして、 CKPWRON には送出された命令を受け取るのに要するクロックサイクル、及び、この命令の実行を完了させるための機能ユニットの選延時間に等しいクロックサイクルが含まれている。

本発明の最後である第四ステップあるいはプロックは参照番号208で示される。この第四ステップに於いては、コンピュータ・プログラムのマシンコード命令の実行である、要求されたタスクを機能ユニットが完了した後、事前に選択されたクロックサイクル期間(クロックパワーダウン、CKPWRON と呼ぶ)の後、スイッチング能力は複数ユニットに供給されない。すなわち、機能ユニットは必要なタスクを実行した後、オフにされる(停止される)のである。所くして、機能ユニットはその必要がなくなった後もオンすなわちアクティブであることはない。CKPWRDNの代表的な値は一個の1/2クロックサイクルである。所かる起動/停止実施例は、メモリ、状態の保存、等を必要とする機能ユニットに適切なものであるが、他の手法も充分に本発明の範囲内である。

る機能ユニットはあくまでも説明のためのものである。本発明はマイクロエレクトロニック装置100のダイ102上の機能ユニットの知何なる配置をも考慮の対象とする。例えば、マイクロエレクトロニック装置100には論理機能ユニットの他にメモリを含むこともできる。本発明は単一の半導体ダイまたは基板で実現される現在のコンピュータ・アーキテクティをも表現の対象とする。

図1 に示す如く、論理ユニット116はマイクロエレクトロニック装置100の一部である。下記の詳細の説明にあるように、論理ユニット116はシステムクロック104と共に動作し、本発明の一実施例に従った機能ユニットへのクロック
信号の供給を何時オン/オフするかを判別し、そして実際にオン/オフを行なう。

図 2 は本発明のシステム及び方法の高レベルオペレーションを示す高レベルフローチャートである。図2を参照するならば、本発明は4つの基本的オペレーション・ステップを用いる。

最初に、本発明ではマイクロエレクトロニック装置100で実行されている (割卸している) コンピュータ・プログラムのマシンコード命令 (ソースコード から翻訳されたもの) が解説される (さもなくば評価される)。この最初のステップに於いて、本発明では、マシンコードが監視され、実行のために送出された次の命令を実行するためにはどの特定の機能ユニットが必要であるかを判別する。送出される次のマシン命令を実行するために機能ユニットが必要とされる約の、事前に選択されたクロックサイクル量 (便宜上 CCA と呼ぶ) が、次のマシンコード命令が送出されるか実行される前に、次のマシンコード命令を選べるために本発明で使用するタイムフレームとして使用される。この CCA によって、本発明では、適切な論理的ステップが取られ、機能ユニットを適時にオンすることが可能となり、その結果、送出されたマシンコード命令を順序通りに実行することができる。この第一ステップまたはブロックは参照書号202で示されている。

ステップまたはブロック204に於いて、本発明では、送出されたマシンコード命令を実行するために機能ユニットが準備完了の状態になる、事前に選択されたクロックサイクル期間(便宜上クロックパワーアップ、 CKPWRUPと呼ぶ)の長さだけ前に、機能ユニットからスイッチ抑制制御信号が取り除かれる。CKPWRUP

電源パスの結合/切り難しも考慮の対象となる。VDD と各機能ユニットの間に接続される電源スイッチを追加することによって、上記の CKPWRON 制御信号 その他を使用して電源スイッチ (例えばFET) を制御することにより、機能ユニットへの電原をオン/オフにすることができる。この電原停止のケースに於いてはある量の DC電力は電源スイッチを通して消費されるが、機能ユニットが切り離されているので全体的な電力節約が生じる。

本発明のこれらイステップの最終的な結果として、マイクロエレクトロニック装置100が消費する電力の大幅な削減が達成される。この削減は、不要の時には機能ユニットはオンでない、という事実に基づく。下記で詳細に説明される面(、CMOS技術が使用される故、機能ユニットが状態を変化させる(すなわち、スイッチの作動中)場合にのみ電力の消費が起こる。機能ユニットの状態変化が抑制されると該当する機能ユニットは「オフ」であるので、その機能ユニットが消費する電力は低少である。新くして、オフの概能ユニットは電力を消費せず、従って電力消費の削減が達成される。

電力消費量の削減が生じるので、ダイ102およびそれに付除するマイク ロエレクトロニック装置100のパッケージング(図示せず)の発熱量も削減さ れる。更に、電池が使用される場合、動作時間当たりに必要とされる電池の大き さも縮小される。そして更に、電力消費量の削減によって、電源パスの鍵幅も縮 小できる。

ここでは、図2のフローチャートに従った本発明の代表的な動作例を図3 を参照して説明する。図3に、各トレースが議論において同じタイムフレームを 持つ4個のトレースを示す。各トレースの議論は信号の發幅、あるいは最能ユニットの状態、あるいは下記に説明する、本発明に基づくオペレーションの状態、 を示す。最上トレース301は放影302を示し、この放影はマイクロエレクト ロニック鉄置100を構成する全での概能ユニット用のクロックであるシステムク ロック104 (図1)の出力である。二つのシステムクロックはお互いに180 度位相の差がある。

本説明用に通ばれた図3の代表的機能ユニットは浮動小数ユニット (FPU)110 である。下記に実施例の部分で説明する如く、多くのコンピュータシステムで FPU 110 は時間的に 約10x だけしか使用されないのである。従って、後により明らかになる如く、 FPU 110 に関しては、本発明は大幅な発熱及び電力消費量の削減を達成するものである。

第三トレース305は二つの浮動小数まペレーションの実行を示す。A と印される第一の浮動小数まペレーションはボックス306で示される。ボックス306は浮動小数まペレーション A を実行するのに必要なクロックサイクルの数を示すものである。同じく、ボックス318で示される浮動小数まペレーション B も益かれその浮動小数まペレーションを実行するために必要なクロックサイクルの数を示す。すなわち、浮動小数まペレーション A を実行するためには5Ωクロックサイクルが必要であり、浮動小数まペレーション B を実行するためには2クロックサイクルが必要である。これらのタイムフレームは含うまでもなく即に説明のためのものである。実際に於いては、浮動小数まペレーションの変行に何十のクロックサイクルが経過することもある。更に、各浮動小数まペレーションの固に数千のサイクルが経過することもある。しかしながら、図3では紙面の部合上もれを図形で表わすことはできない。従って、図示の目的上、浮動小数まペレーションA及びB間の図隔と、各まペレーションの長さは便宜上縮小されている。

図3の第四トレース307では、序動小数オペレーション A 及び B のそれぞれに対して行なわれる 4 つのステップを図示する。序動小数オペレーション A に対して、CCA 期間は 8 個の 1/2 サイクルを要するものとして表わされている。この CCA 期間は 8 風奇号308で表わされている。浮動小数オペレーション A の CXPWRIP 期間は 一個の 1/2 クロックサイクルで、時間プロック310に示されている。浮動小数オペレーション A の実行に要する時間は時間プロック312で表わされる CXPWRON 期間に相当する。最後に、CXPWRON 期間は 1/2 クロックサイクル であり、これは時間プロック314で表わされている。

浮動小数オペレーション A を実行する FPU 110 の実際のオペレーションは、本発明に基づいて次のように割割される。すなわち、トレース303の参照番号304で示されるクロックサイクルの期間に、システムクロック 302 を FPU 110のクロック人力へ供給することにより制御される。トレース 303 で明らかな知

通しての「低」入力抵抗と、使用される電流制動機構のために、パイポラー回路 の電力消費はオフにし得ない。これと対照的に、CMOS (そして一般的に MOS デパイス)はゲートオキサイドの電気的絶縁特性のため、ゲート電便で高入力イ ンピーダンスを持つ。

CMOSをパイポラートランジスタ回路とも関係に比較せればならない。パイポラートランジスタはスイッチングが行なわれているか否かに関わらず電力を消費する。すなわち、スイッチングが全く行なわれていない状態でも回路中を電流が流れている。これが、CMOSの低電力消費と電源のスケールダラン(例えば携帯用コンピュータの電池)が可能であるために CMOS技術が集積回路で便位性を迟められる理由である。

本発明は殊に CMOS 回路に適用性のあるものであるが、BiCMOS、NMOS、 MESFET、121、GaAs 回路にも同様に適用し得るものである。

本発明は、微能ユニットの状態を変化させるべきか否かを制御するための 如何なる週切な手法も考慮の対象とするものである。状態変化の制御によって微 能ユニットがオン/オフされ、本発明に従って所望の省略効果が達成されるので ある。

図4を参照するならば、本発明に従った機能ユニットの状態を制御するための代表的な手法が示されている。この手法では、接当する機能ユニットへのシステムクロック信号302を供給する時のみ電力を消費する。図4を参照するならば、本発明の協理ユニット116は、下記で説明する適切な手法のどれかに従って、パス402を選してのマシンコード命令の送出を(例えば、解説により)評価する。パス402によって供給される情報によって協理ユニット116は、本発明に従って種々の機能ユニットを何時オンにし、何時オフにするべきかを知ることができる。

システムクロック104はシステムクロック信号302を論理ユニット116に供給する。説明の便宜上、81、82、83、84と印された4個の機能ユニットが図示されている。参照参号406は機能ユニット1に対応し、参照参号410は機能ユニット2に対応し、参照参号418は機能ユニット4に対応し、参照参号418は機能ユニット4に対応し、参照参号418は機能ユニット4に対応する。各機能ユニット405、410、414、及び418にはそれぞれ対応するク

く、FPU クロック入力で供給されるシステムクロックは、浮動小数オペレーション A の実行の開始より1/2 クロックサイクル前に供給され、浮動小数オペレーション A の奈丁油 1/2 クロックサイクルの期間オン状態を観読する。

浮動小数オペレーション B の場合にも同じような例が示されている。ここでもトレース307を参照して説明するならば、 CCA 期間は時間プロック320で示され、説明の便宜上この期間は 3 個の 1/2 サイクルを要するものとする。 CKPWRUP時間プロック322は 1/2 クロックサイクルであり、 CKPWRON 時間プロック324は 2 クロックサイクルである。この 2 クロックサイクルは浮動小数オペレーション 8 を実行するために FPU 110 が要する時間である。最後に、 CKPWRDN 時間プロック326は 1/2 クロックサイクルである。

本発明のオペレーションの結果實される省電効果を図るに示す。すなわち、トレース303を参照して言うならば、FPU クロック入力に対して適用されるクロック信号が存在する時のみ、FPU 110 の状態は変化できる。換言すれば、この例の FPU 110 は期間304及び期間316に於いてのみ動作するもので、それ以外の時間帯では動作しない。斯くして、本発明に基づいて如何に省電効果が起こるかが明らかである。

断くして、マイクロエレクトロニック装置100の全ての機能ユニットは本見 明によって同様に制御されており、その結果量新のマシンコード命令の実行に必 要な機能ユニットだけがスイッチオンされる。他の全ての不要な機能ユニットは オフにされ、斯くして、本発明によれば大幅な省質効果が達成されるのである。

本発明はCMOS製製回路に対して特に適用性を持つものである。その理由は、CMOS 回路はその状態が変化する時のみ電力を消費するからである。すなわち、スイッチングが行なわれる時のみ電力の消費が起こる。過渡あるいは交流 (AC) ドメインの観点からは、一つのノードをスイッチするために消費される電力は CV2 に比例する。ただし、Cェスイッチされるノードの容量 (farad)であり、 V はレール VSS からレール VDD の電圧である。定常あるいは直流 (DC) の観点からは、消費される電力は、製造プロセス変数および入力回転率 (slew rate) に左右されるが、5-15% となる。

CMOS をBICMOS と比較するならば、後者に於いては、デバイスのペースを

ロック人力線404、408、412、及び416が存在する。

オペレーションに於いて、協理ユニット116はオンにされる機能ユニットの 適切なクロック人力線上のシステムクロック信号302を供給する。その機能ユニットがオフにされる可き時、論理ユニット116はシステムクロック302の供給を 停止する。クロック信号なしには機能ユニットは状態を変化し得ないので、クロック信号302を受けない機能ユニットは電力を消費しない。新くして、クロック信号302を受けない機能ユニットは電力を消費しない。新くして、クロック信号302をオン/オフすることによって機能ユニットをオン/オフすることができるのである。

図5にもう一つの、鍵能ユニットモオン/オフにさせる手法を示す。図5を参照するならば、この実施例では機能ユニット406、410、414、及び418はこれらの機能ユニットの人力の状態変化を制御することによってオン/オフされる。オフである機能ユニットの人力の状態を変化させないことにより、この手法は新かる機能ユニットを効果的にオフにさせるのである。オンである機能ユニットの入力のみがその状態を変化し得る。

図 5 にこの手法を達成する一実施例を示す。入力がスイッチしないようにする手法の一つは、公知のゲートラッチがイス (例えば、ラッチ 504、510、516、及び 522) を使用して、先行する入力 (502で示す) をラッチして保持することである。ラッチ 504、510、516、及び522は制御ライン508、514、520、及び526 を通してラッチされた入力をパスするように制御されている。当業者に明らかな如く、制御ライン 508、514、520、及び 526 は信号 402に基づいて論理ユニット 116 によって生成できるものである。その他の方法として、入力を制御信号と論理的に AND することによって、入力を高インビーダンス 個に登制することができる。他にも、様々な機能的に同等な手法が当業者に明らかであろう。

両様の構造とオペレーションが機能ユニット 410、機能ユニット 414、及び機能ユニット 418に適用可能である。従って、それらの説明は不要の故、省略オス。

本発明では、論理ユニット 116によって繊能ユニットをオン/オフにする他の手法も考慮の対象となる。図4及び5の実施例はあくまでも説明のためのものできる。

本発明では、論理ユニット 116によって使用される線402上の監視情報を得るための度つかの手法を利用して、マシンコード命令の実行中各機能ユニットをいつオン/オフにするのかを判別することができる。

代表的な手法を図6に示す。参照番号602で示される、ソースコードの形のコンピュータプログラムがコンパイラ604に供給され、ソースコード602がマシンコードに翻訳される。コンパイラ604はソースコードの翻訳後、マシンコード命令を生成する。説明の目的で、6 値のマシンコード命令、606、610、614、618、622、及び626が示されている。各マシンコード命令には、対応する機能ユニットデータブロックがあり、このデータブロックにはパス402を通して論理ユニット116に供給される監視情報が含まれている。一つのマシンコード命令に対応する機能ユニットデータは所くして、本発明に従って論理ユニット116がマイクロエレクトロニック装置100を作動し得るようにきしめるのである。

図7 に類402で監視情報を供給する別の実施例を示す。ここでは、本発明の 典型的な応用である関定命令セット計算機 (RISC) スーパースカラマイクロプロ セッサの実際のオペレーションは次のように監視情報を課402で供給する。ソー スコード・コンピュータプログラム602がコンパイラ 702に供給され、コンパイ うはマシンコード 命令 704を生成する。マシンコード命令は最初に命令解設ユニット (IDU) に供給される。 IDU 706 からのデコードされた命令は命令実行ユニット (IEU) 708に供給される。

職不同の実行を行なうに献し、10U 706 及び IEU 708 は解説された情報 402 を図示のように供給する。この解説された情報はデータ依存性情報、命令送出情報、等の影をとることができる。この情報は命令スケジューリング論理から取得可能である。命令スケジューリング論理の一例は「スーパースカラ RISC命令スケジューリング」、出題番号 07/860,719号 (代理人整理番号 SP035) という題名の同一承職人の出題に係る同時係属中の特許出頭に説明されている。

図8に、本発明で達成される省電効果を最大化するようにマシンコード命令を順序付ける最適化コンパイラ802を使用するところの本発明の一実施例を示す。この省電効果はソースコードから得られたマシンコード命令の順序を変えることによって達成される。この順序変えは、コンピュータプログラム602を実行

1971712	0. 5	30 ·	0. 35
		削減合計	2. 30W

***** 1

本発明の「選択的パワーダウン」手法は個一承離人の出題に係る、関時係 属中の特許出額である「ハードウェア・エミュレーション・アクセレレータ及び 方法」、出題番号 07/831.272号 (代理人整理番号 SP046) で公嗣された高度に譲 選化された機能ユニット/モジュールにも容易に適用できる。この同時係属中の 特許出願の開示はここに参照することによって含まれているものとする。

ラップトップ・ノートブック及びパームトップコンピュータの最適化手法

上述の如く、本発明は大幅な省電効果を置すものである。これはユーザに とっては重量が非常に重要な評価項目であるラップトップ及びパームトップコン ビュータに大きな影響を及ぼすものである。重量が0.25 kg でも軽いと、ユーザ は重いコンピュータよりもこの軽いコンピュータを選ぶことが珍しくない。大幅 な重量の削減という点でパッテリ技術において選歩が見られるが、省電は一定の 電池および充電量に於いてより長い寿命を意味することから、電力消費量の削減 は如何なる即減でも企業に需要である。

図10は本発明に従った使用可能な手法のブロック図である。図示せる如く、ラップトップまたはパームトップコンピュータを操作するに当たり、ユーザは長い電池寿命の選択肢を選ぶことができる。これは1001で示されている。この選択肢が選ばれると、本発明では参照番号1004で示される最適化スキームが使用される。このスキームはマイクロエレクトロニック装置の電力消費量を最少にする役割を果す。これは、マシンコード命令の順序を変える、特定の機能ユニットを他の機能ユニットと別個のものとして作動させる、等、様々な形をとることができる。

するに当たりマイクロエレクトロニック装置 100 による超力消費の削減を最適 化するように為される。

図8は新かる最適化を示す代表的プロック図である。図示せる如く、最適 化コンパイラ 802 は順序が変更されたマシンコード命令の形で出力を生成する。 説明の便宜上、順序変更の概念を示すために、図6 に於ける機能ユニットと対応 するマシンコード命令と同じマシンコード命令が使用されている。マシンコード 命令と、対応する FUD が並べ変えられることは明らかである。この例の目的は、 電力消費の削減という点で、順序変更が最適化を達成することを示すことである。

並べ変えられたマシンコード命令は次に保管ユニットに対して活出される。 機能ユニットは図6に示されるオペレーションに従って論理ユニット116によっ て制御される。コンパイラ802が、命令1の後、幾つかのサイクル分、一個また は複数の機能ブロックが使用されていないと判別すると、コンパイラ802は無効 化あるいはパワーダウン信号をそれらの機能ブロックに送り、一つあるいは複数 のブロックが存来必要になるまでクロックを止めるか、入力をブロックするか、 電源を止めるか、を行なうことができる。

本発明から期待できる省略効果を示すために、次に実施例のマイクロエレクトロニック装置100を示す。これは単に説明の目的で示すものであるが、本発明が如何にして大幅な省略効果を實すかを示すものである。

本発明で達成可能な省電効果の代表的な値の範囲を示すために、図9のフロアープランを有する機能ユニットを持つマイクロエレクトロニック装置100が使用される。この実施例では、7岁のチップに於いて代表的な利用度と省電効果を表1に示す。全体的なパワーダクン省電効果は 46% である(2.3/5)。

機能ユニット	ファト量	利用度(4)	パワーダウン省電
浮動小数	1.5	10	1. 35
整数	1. 0	90	0. 10
1 = 9	2. 0	75	0. 50

この手法は、ラップトップまたはパームトップコンピュータが通常の電源から離れた所で長時間操作されるような場合、すなわち、完全に驱池で駆動される場合、特に有効である。ユーザはこの場合、ラップトップまたはパームトップコンピュータの操作時間を最大限に伸ばしたいが、この最適化手法によってこれが連ばしば、400万本本。


本発明の積々の実施例が説明されたが、これらはあくまで説明の目的で あって、もとより本発明を限定するものではない。従って、本発明の範囲は上記 のどの実施例によっても限定されるものではなく、下記の特許の請求範囲及びそ れと同答のもののみに基づいて定義されるべきである。

```
50 1
                                              図 6
                                              116 雄康ユニット
116
     塩ほユニット
     システムクロック
104
                                              504 9 7 7
2 2
202 マシンコード命令を検査し、送出された命令を実行する前、事前に選択さ
れたクロックサイクル量 (CCA) 前に、命令の変行に必要な機能ユニットを判別
                                              602 ソースコード・コンピュータプログラム
                                              604 32415
204 機能ユニットが送出されたマシンコード命令を実行する準備完了状態にな
                                              606 マシンコード会会 1
る以前に、事前に選択されたクロックサイクル期間 (CKPWRUP) 、概能ユニット
                                              610 マシンコード命令 2
206 送出されたマシンコード命令を実行するために機能ユニットによって必要
とされる、事前に選択されたクロックサイクル期間 (CKPWRON) 中、機能ユニッ
                                              622 マシンコード会会 5
                                              626 マシンコード命令 6
トに暴力の供給を抵抗する。
208 マシンコード命令が実行された後、且つ事前に選択されたクロックサイク
ル期間 (CKPWRDN) の後、機能ユニットには電力の供給が行なわれない。
                                              50.7
                                              602 ソースコード・コンピュータプログラム
                                              704 マシンコード命令
302 システムクロック
                                              706 命令解説ユニット
304 FPU クロック入力
305 FPU 實行
2 4
                                              602 ソースコード・コンピュータプログラム
                                              804 最遺化コンパイラ
104 システムクロック
                                              606 マシンコード会会 1
116 論理ユニット
                                              618 マシンコード命令 4
                                              622 マシンコード命令 5
                                              610 マシンコード命令 2
626 マシンコード命令 6
614 マシンコード命令 3
```


1001 ユーザ、ラップトップコンピュータを起動 1002 ユーザへのプロンプト:正常モードか容電モード

₩ 9

1006 本発明の省電モードなしにコンピュータを操作 1004 本発明の省電モードでコンピュータを操作





第 1 図





301
302
SYSTEM CLOCK
SYSTEM CLO

第 2 図












第







第 10 図



第 9 図

補正書の蘇訳文提出書(特許法第184条の8)

平成 6 年 9 月 28 國

特許庁長官 高島 傘 殿

1. 特許出額の表示

PCT/JP93/00418

2. 発明の名称

高性館CPU/システム用の選択的パワーダウン

3. 特許出無人

住所 東京都新宿区西新宿2丁目4番1号 名称 (236) セイコーエブソン株式会社 代表取締役 安 川 英 昭

4. 代理人

(郵便番号 163) 東京都新市区西新市2丁目4番1号 セイコーエブソン株式会社内 (9338)弁理士 貯木 審三郎 連絡先 3348-8531 内間2610~2615 (他1名)

5. 補正書の提出年月日

1994年5月11日



添付書類の目録

補正書の飼釈文

1 遇

7. 前記以外の代理人

代理人 (郵便番号163)

東京都新宿区西新宿2丁目4巻1号 セイコーエブソン株式会社内 (9572) 弁理士 上柳 理者 連絡先 3348-8531 内銀2610~2615

特許の関東範囲

1. マイクロエレクトロニックス装置 (100)の電力消費と発熱を減少せしめるシステムで、 切記マイクロエレクトロニックス装置 (100)はクロック部 (101)で生成されたクロック値 号で網費される少なくとも二つの機能ユニット (101, (10, (11, (11))を含み、

(a) ソースコードをマシンコードに関係するコンパイラ手段 ((04,102,102) で、前起のマシンコード中の各命令には対応するデータブロックがあり、そのデータブロックは前起の少なくとも二つの機能ユニットの内とのユニットが前起の命令の実行のために必要であるかを示すものであるコンパイラ手段と、

(b) 検査手段で、前記のマシンコードの実行に関してのオペレーションを実行するのに各機能ユニットを使用する必要性を、事前に直訳されたサイクルごとに利別する、前記コンパイラ手段(604, 101, 402)に応答する検査手段と、

(c) 機能ユニット ((04,410,414,414) およびクロック部 (104) に結合され、前配検査手段 に応答する論型手段 (116)で、前記の事前に選択されたサイクルごとのクロック信号が、 前記のマシンコードの実行に関してのオペレーションを実行するのに必要である機能ユニットにのみ供給されるように、クロックサイクルの供給を傾向する論理手段、

とで構成され、該当するマイクロエレクトロニックス袋蟹の電力消費と免熱とを、マイク ロエレクトロニックス袋蟹に含まれる機能ユニット (10%, (10, (10, (10), (10))) へのクロックほ号 の供給を制御することによって、減少せしめることを特徴とするシステム。

1. マイクロエレクトロニックス装置の電力消費と発熱を減少せしめるシステムで、

(4)システムクロック信号を生成するクロック手段 (104)と、

(b) 第一論理手段 (114)で、前記検査手段 (604、102、001) に結合し、且つ前記のマシンコード命令の実行以前に、該当するマシンコード命令を実行する前記の機能ユニットに事前に選択された量のシステムクロックサイクルを供給する。第一論理手段と、

(c) 第二論理手段 (III) で、前紀校査手段および前紀の第一論理手段に結合し、前紀の実行によって必要とされる期間にのみ前紀のシステムクロックを前記の機能ユニットに供給し、所くして前記マイクロエレクトロニックス装置の電力消費と発熱を減少せしめる、第二論理手段。

とで構成されていることを特徴とするシステム。

6. マイクロエレクトロニックス装置の電力消費と発熱を減少せしめるシステムで、前記マイクロエレクトロニックス装置はスイッチ的に電源に結合されている少なくとも二つの機能ユニット (101, 110, 111) を含み、

(a) 事前に選択されたサイクルに基づいて、マシンコード命令 (704) の実行に関連して、オペレーションを実行する各機能ユニット ((06,(10,(14,(18)の使用の必要を判別する検査手段(64、701、401)と、

(b) 前記検査手段 ((01、101、101) に結合されている一個以上の電力スイッチと、

(c)前紀校査手段、少なくとも二つの機能ユニット、および一個以上の電力スイッチに結合され、前紀マシンコード命令 (104)と通信し、電源から少なくとも二つの機能ユニットへの電力の供給を制御する論理手段 (114)で、前紀の事前に選択されたサイクルごとの電

(1)マシンコード命令のソース ((11)と、

(c) 前記のマシンコード命令の第一グループを実行する第一機能ユニット (III)と、

(d)的配のマシンコード命令の第二グループを実行する第二機能ユニット (lit)で、各マシン命令には、マシンコード命令を実行するために的配第一機能ユニットまたは前記第二機能ユニットが必要であるか否かを示すデータブロック (fet、ii2、...i24)が対応する第二機能ユニットと、

(e) 勧記のデータブロックを評価するために構成された論理手段 (116)で、且つ前記第一機 能ユニットが前記第一グループのマシンコード命令を実行している時に前記システムクロック信号 (102) が前記第一機能ユニットに供給されるようにせしめる論理手段で、前記第二機能ユニットが前記第二グループのマシンコード命令を実行している時に前記システムクロック信号 (101) が前記第二一機能ユニットに供給されるようにせしめる論理手段、

とで構成されていることを特徴とするシステム

1. マイクロエレクトロニックス装置の、少なくとも二つの機能ユニットの各ユニットにシステムクロック信号を供給するシステムで、前記システムはマシンコード命令の施れに応答し、

(i)前記機能ユニット ((i), (i), (i), (ii), (ii) の内との機能ユニットがマシンコード命令を実行するかを幇別するために、マシンコード命令の実行以前、事前に選択されたシステムクロックサイクル分向に、各マシンコード命令を検査する検査手段 (604, 101, 601) で、各マシンコード命令には、そのマシンコージ命令を実行するためにどの機能ユニットが必要とされるかを示す、対応するデータブロック (604, 612,611) が存在する検査手段と、

力は、 前記マシンコード命令の実行に関連してオペレーションを実行する機能ユニットに のみ供給されるような論型手段、

とで構成されることを特徴とするシステム。

5. 特許の額求範囲第4項のシステムで、前記検査手段はソースコード前記論型手段 (118)で解釈可能なマシンコード命令に翻訳するコンパイラ手段 (606、702、881)で構成されていることを特徴とするシステム。

6. 特許の胡求範囲第4項のシステムで、前記検査手段は、命令を解読し解読された情報を前記論型手段(116)に供給する命令デコーダ部(706)で構成されることを特徴とするシステム。

1. マイクロエレクトロニックス装置の電力消費と発熱を減少せしめるシステムで、前記 マイクロエレクトロニックス装置はそれぞれの入力信号を受け取る少なくとも二つの機能 ユニット (166, 116, 116, (18) を含み、

(a) 邸前に選択されたサイクルに基づいて、マシンコード命令 (104) の実行に関連してオペレーションを実行するために各機能ユニットの使用の必要を判別する検査手段 (604、101、402) と、

(b) 前記検査手段と、それぞれの入力スイッチと、少なくとも二つの機能ユニットに結合されている、一個以上の入力スイッチ (504、510、516、521) と、

(c) 前紀校査手段、少なくとも二つの機能ユニット、および前記の一個以上の電力スイッ

チに結合され、マシンコード命令 (104)と遺<equation-block>する論理手段で (114)、少なくとも二つの 機能ユニットに対してそれぞれの入力信号の起動と停止を制御し、且つマシンコード命令 の実行に関連してオペレーションを実行するのに必要な各機能ユニットは前紀の、事前に 選択されたサイクルに従ってのみ起動されるような論理手段、

とで構成されることを特徴とするシステム。

- 1. 特許の旗求範匯第7項のシステムで、前記検査手段はソースコードを前記論理手段 (116)で解釈可能なマシンコード命令に翻訳するコンパイラ手段 (60k, 102、102) で構成 されていることを特徴とするシステム。
- 9. 特許の請求範囲第7項のシステムで、前記校査手段は、命令を解読し解読された情報 を前記論理手段 (116)に供給する命令デコーダ郎 (706)で構成されていることを特徴とす るシステム。
- 10. 複数の機能ユニット (406, 410, 414, 418) を含むマイクロエレクトロニックス装置の電 力消費と免熱を減少せしめる方法で、且つマシンコード命令の流れの中からひとつのマシ ンコード命令を実行することに関連してオペレーションを実行するために、機能ユニット が必要な場合にのみその機能ユニットに電流を流す方法で、听かる方法は
- (1) 各マシン命令ごとに、各マシン命令を実行するためにどの機能ユニットが必要である かを判別するために、マシンコード命令の流れを評価するステップと、
- (1) 実行以前の、事前に選ばれたサイクル時間の長さで、オペレーションを実行するため

に前記の必要とされる機能ユニットに電力を供給するステップと、

(1) 前紀のマシンコード命令の実行に必要な原間だけ、ステップ (1) に従って電力の供給 を単純するステップと、

(1)各マシンコード命令ごとにステップ (1)-(3)を繰り返し、斯くしてマイクロエレクトロ ニックス装置の電力消費と発熱を減少せしめるステップ、・

とで構成されていることを特徴とする方法。

- 11. 特許の請求範囲第10項の方法で、電力を供給するステップ (1)および (1)は機能ユ ニット (406, 410, 414, 418) に電源電圧を供給するステップで構成されていることを特徴と する方法。
- 11. 特許の額水範囲第10項の方法で、電力を供給するステップ (1) および (1) は機能ユニ ット (406, 410, 414, 416) にシステムクロック値号を供給するステップで構成されているこ とを特徴とする方法。
- 11. 特許の請求範囲第1項のシステムで、前記のマシンコード (704)の順序を変える最適 化手段 (881)で構成され、斯くして電力消費と発熱を減少せしめることを特徴とするシス

		# 5	PCT/JP 93/00418
		International Application Pile	PC1/3P 33/00418
I. CLASSIFICATION OF	CLEARCE MATTER OF STREET	ment spiy, prings offi	
	Parent Countingers (CPC) or to test Perforal C	waters of UC	
Int.Cl. 5 GUSF1	/32	•	
E. FIELDS SEASONED			
	Pilyanap Daggar		
Charleson System		Caracteria System	
Int.C1. 5	GOSF		
	Demonstrate Service reter to the Episte that rete Despasses	Can Historya Dammanda ere Indiabet in die Fleise Santinof	
	DESCRIPTO SE SELEVANT	no, of the relative paragraph 12	Edirect to Clate Na.id
Chieffen . Com			
25 .	i,4 040 362 (HITACHI LTD) buly 1991 column 1, line 65 - column column 4, line 41 - column column 15, line 52 - colum	10, 11ne 5/	2-3.7,9. 10,12,13
1 18	COTORN 13, TIME SE COTO		1
χ			1,4,8,11
Vol.	ENT ABSTRACTS OF JAPAN 12, no. 235 (P-725)6 July P.A.63 026 716 (MEC IC MCI) 4 February 1988 abstract	y 1988 ROCOIPUT SYST	1-3,10,
		-/-	6
"Speak disagrees of shell between 1." "A demand unlines the great state of the sir which it con "A demand unlines the great state of the sir which it con "A demand unlines the great state of the sir which it con "A demand unlines the great state of the sir which it con "A demand of the sir between the great state of the sir between the sir between the great of the sir between the sir between the great of the sir b			
IV. CERTIFICATION		Date of Mading of this Investment	A Acres Dept.
	01 JULY 1993	12.07.9	
1	ROPEAN PATENT OFFICE	BAILAS A.	

PCT/JP 93/00418 IEEE TRANSACTIONS ON COMPUTERS vol. 37, no. 8, August 1988, MEM YORK US pages 967 - 979 COLWELL R. P. ET AL 'A WLIW Architecture for a Trace Scheduling Compiler' see page 967, right column, line 34 - page 968, left column, line 8 1,8 4,11 PATENT ABSTRACTS OF JAPAN vol. 14, no. 253 (P-1054)30 May 1990 & JP.A.20 66 616 (MEC CORP) 6 March 1990 see abstract EP.A.O 284 364 (SEIKO INSTRUMENTS INC) 28 September 1988 see column 2, line 30 - column 5, line 13 1,5,8

图 縣 調 班 報 名

JP 9300418

This space fits the pointed family consider resetting to the pointed documents plant in the intern-continued international courts proper.

The considers are an executable in the European Pointel Office EDP the coThe European Pointel Office is in on very little for these particulary which are marrier given for the purpose of information.

01/07/93

<u> </u>	Patients date	~		~
DE-A-4040382	25-07-91	JP-A-	4143819	18-05-92
EP-A-0284364	28- 09-68	JP-A-	63240664	06-10-88
	•			

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defe	ts in the images include but are not limited to the items checked:
Ø	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
	BLURRED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLOR OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.